FRAME ASSEMBLING DEVICE

Patent Number:

JP9312652

Publication date:

1997-12-02

Inventor(s):

TANAKA KENTARO; MIURA SHIN; NAKAJIMA KOICHI

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

JP9312652

Application Number: JP19960128539 19960523

Priority Number(s):

IPC Classification:

H04L12/28; H04L29/08

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To immediately confirm whether or not there is a transfer buffer array by providing a transfer sequence presence/absence flag and a comparator which compares the contents of a head and a tail pointer with each other and controlling the presence/absence flag.

SOLUTION: The head painter 8a specifies the head of the transfer buffer array. The tail pointer 8b specifies the tail of the transfer buffer array. Further, the comparator 8d compares the contents of the head pointer 8a and tail painter 8b with each other and generates a coincidence/discrepancy output. Namely, there is a transfer data sequence and a discrepancy turns on the presence/ absence flag 8f. Then a control part 8c is a part which controls the operation of the whole transfer buffer management part and controls the update of the head painter 8a, tail pointer 8b, and the transfer sequence presence/absence flag 8f. Then when the control part 8c connects transfer buffers, an assembly buffer management part 9 completes frame assembly and the head pointer and tail pointer of the frame are reported. Then the flag 8f is used to decide whether or not there is the transfer buffer array.

Data supplied from the esp@cenet database - I2

```
?ss pn=(63010597 or 63153598 or 6072296 or 9186481 or 9312652)
      S1
               1 PN=63010597
      S2
               1 PN=63153598
      S3
               1 PN=6072296
      S4
               1 PN=9186481
               1 PN=9312652
      S5
      S6
               5 PN=(63010597 OR 63153598 OR 6072296 OR 9186481 OR
                  9312652)
?t s6/4/all
 6/4/1
FN- DIALOG(R) File 347: JAPIO
CZ- (c) 2001 JPO & JAPIO. All rts. reserv.
TI- FRAME ASSEMBLING DEVICE
PN- 09-312652 -J P 9312652 A-
PD- December 02, 1997 (19971202)
AU- TANAKA KENTARO; MIURA SHIN; NAKAJIMA KOICHI
PA- MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or Corporation),
      JP (Japan)
AN- 08-128539 -JP 96128539-
AN- 08-128539 -JP 96128539-
AD- May 23, 1996 (19960523)
IC- -6- H04L-012/28; H04L-029/08
CL- 44.3 (COMMUNICATION -- Telegraphy); 44.4 (COMMUNICATION -- Telephone)
AB- PROBLEM TO BE SOLVED: To immediately confirm whether or not there is a
      transfer buffer array by providing a transfer sequence
      presence/absence flag and a comparator which compares the contents of
      a head and a tail pointer with each other and controlling the
      presence/absence flag.
```

SOLUTION: The head painter 8a specifies the head of the transfer buffer array. The tail pointer 8b specifies the tail of the transfer buffer array. Further, the comparator 8d compares the contents of the head pointer 8a and tail painter 8b with each other and generates a coincidence/discrepancy output. Namely, there is a transfer data sequence and a discrepancy turns on the presence/absence flag 8f. Then a control part 8c is a part which controls the operation of the whole transfer buffer management part and controls the update of the head painter 8a, tail pointer 8b, and the transfer sequence presence/absence flag 8f. Then when the control part 8c connects transfer buffers, an assembly buffer management part 9 completes frame assembly and the head pointer and tail pointer of the frame are reported. Then the flag 8f is used to decide whether or not there is the transfer buffer array.

```
6/4/2

FN- DIALOG(R) File 347: JAPIO|
CZ- (c) 2001 JPO & JAPIO. All rts. reserv.!

TI- SHIELD STRUCTURE OF PRINTED BOARD
PN- 09-186481 -J P 9186481 A-
PD- July 15, 1997 (19970715)

AU- HIRATA TAKEJI
PA- NEC CORP [000423] (A Japanese Company or Corporation), JP (Japan)
AN- 07-354184 -JP 95354184-
AN- 07-354184 -JP 95354184-
AD- December 29, 1995 (19951229)
IC- -6- H05K-009/00

CL- 44.2 (COMMUNICATION -- Transmission Systems); 30.2 (MISCELLANEOUS GOODS -- Sports & Recreation)

AB- PROBLEM TO BE SOLVED: To shield a plurality of printed boards securely
```

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-312652

(43)公開日 平成9年(1997)12月2日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 L 12/28

9466-5K

H04L 11/20

1/20

Е

29/08

13/00

307C

審査請求 未請求 請求項の数6 OL (全32 頁)

(21)出願番号

(22)出顧日

特願平8-128539

平成8年(1996)5月23日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 田中 健太郎

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 三浦 紳

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 中島 宏一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 宮田 金雄 (外3名)

(54) 【発明の名称】 フレーム組立装置

(57)【要約】

【課題】 固定長セル単位で共通バッファを占有する転送バッファ列の有無を容易に認識するフレーム組立装置を得る。

【解決手段】 固定長セル単位でバッファを占有していく共通メモリに対し、共通メモリ中に固定長セルをつなげて可変長の転送バッファ列を形成して出力待ちの状態の転送データ列の有無を表示する転送列有無フラグと、この転送データ列の先頭のポインタで転送データ列有無フラグをセットし、転送データ列の後尾ポインタで転送データ列有無フラグをリセットする比較器を備えた。



【特許請求の範囲】

. \$

【請求項1】 固定長セル単位でバッファを占有していく共通メモリに対して、上記共通メモリ中に上記セルをつなげて可変長の転送バッファ列を形成して出力待ちの状態の転送データ列の有無を表示する転送列有無フラグと、

上記転送データ列の先頭のポインタで上記有無フラグを セットし、上記転送データ列の後尾ポインタで上記有無 フラグをリセットする比較器を備えたフレーム組立装 置。

【請求項2】 共通メモリをコネクション対応として複数の転送バッファ列を管理する構成とし、上記コネクション対応の複数の転送列有無フラグと比較器をそれぞれ備えたことを特徴とする請求項1記載のフレーム組立装置。

【請求項3】 共通メモリを出力ポート対応として複数の転送バッファ列を管理する構成とし、上記ポート対応の複数の転送列有無フラグと比較器をそれぞれ備えたことを特徴とする請求項1記載のフレーム組立装置。

【請求項4】 共通メモリを優先度対応として複数の転送バッファ列を管理する構成とし、上記優先度対応の複数の転送列有無フラグと比較器をそれぞれ備えて、優先度の高い転送バッファ列が発生すると、優先度の低い転送バッファ列の転送を中止して上記優先度の高い転送バッファ列の転送を開始することを特徴とする請求項1記載のフレーム組立装置。

【請求項5】 優先度は高いものと低いものの2種としたことを特徴とする請求項4記載のフレーム組立装置。 【請求項6】 共通メモリの未使用セルを集めて空きバッファ列とし、上記空きバッファ列の有無を示す空きバッファ有無フラグを備えて、

上記空きバッファ列の先頭のポインタで上記空きバッファ有無フラグをセットし、上記空きバッファ列の後尾ポインタで上記空きバッファ有無フラグをリセットするようにしたことを特徴とする請求項1記載のフレーム組立装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ATMセル等の固定長のセルを受信し、共通バッファを有効利用して可変長フレームを組み立て、転送データ列を作って管理するフレーム組立装置に関するものである。

[0002]

【従来の技術】ATMセル等の固定長のセルを受信して 可変長フレームを組み立てるフレーム組立装置におい て、前記固定長セルを一旦蓄積するメモリのバッファリ ング方式の1つに、共通バッファ方式がある。共通バッ ファ方式では、コネクションの異なるフレームを組み立 てる場合に、バッファをコネクション毎に設けるのでは なく、複数のコネクションでバッファを共有するため、 メモリ使用効率の優れた方式である。ところで共通バッファ方式では、受信した固定長セルを格納するRAM等のメモリを固定サイズのバッファに論理的に分割し、前記分割されたバッファの先頭アドレスを該バッファを示すアドレスとする。バッファ内にはポインタを格納するフィールドがあり、該ポインタが自バッファに続くバッファを示すことにより、必要なバッファ列を形成する(本明細書ではバッファが1つの場合にもバッファ列と称する場合がある)。

【0003】本明細書に示す発明に最も近い従来例とし て、図34に特開平4-237238に記載された受信 バッファ管理方式を示す。前記従来例では、空きバッフ ァディスクリプタ121のポインタSPで指定されるサ イズaの空きバッファ111-1~111-3の列と、 空きバッファディスクリプタ122のポインタSPで指 定されるサイズb < a の空きバッファ112-1~11 2-4の列が用意される。サイズLのデータパケットの 受信時には、a≥L>bであればサイズaの空きバッフ ァの列の先頭バッファ111-1が、b≧Lであればサ イズbの空きバッファの列の先頭バッファ112-1 が、対応するバッファ列からはずされる。そして、前記 バッファ列からはずされたバッファに受信データが全て 格納されると、前記バッファが受信済みバッファディス クリプタ123のポインタSPで指定される受信済みバ ッファ列の最後につながれる。各バッファ111-1~ 111-3, 112-1~112-3, 113-1のへ ッダ部Hは、バッファサイズと、バッファに受信パケッ トが格納された場合の前記パケットのサイズとを設定す る。各バッファ111-1~111-3,112-1~ 112-3, 113-1の次ポインタ部NPは、自バッ ファの次に続くバッファを指定する。前記次ポインタ部 NPには、内容(ポインタ)が無効であり、次のバッフ ァが存在しないことを示すエンドフラグEFがあり、ポ インタが無効の場合オンである。図34では、空きバッ ファ111-3.112-3および受信済みバッファ1 13-1は前記エンドフラグEFがオンとなっており、 フラグオンを斜線で示している。なお、上記のサイズ a、bは、ヘッダ部Hおよび次ポインタ部NPを除くバ ッファ領域(実際に受信データが格納可能な領域)のサ イズを示す。

[0004]

【発明が解決しようとする課題】上記従来例では、受信済みバッファディスクリプタ123のフラグ V を見ることにより受信済みバッファ列の存在を確認することができる。前記フラグ V のオン・オフ制御について特開平4-237238には明記されていないが、前記フラグ V のオン・オフ制御の一例として、受信済みバッファが発生した時は無条件に前記フラグ V をオンとし、受信済みバッファのポインタ S P の更新時にエンドフラグ E F がオンであ

った場合は前記フラグVをオフとする方法が容易に考え つく。また、空きバッファディスクリプタ121,12 2についてもフラグVが設けられており、前記フラグV のオン・オフ制御の一例として、空きバッファが発生し た時は無条件に前記フラグVをオンとし、空きバッファ 列からバッファをはずす際の空きバッファのポインタS Pの更新時にエンドフラグE Fがオンであった場合は前 記フラグVをオフとする方法が容易に考えつく。ただ し、前記の方法では各バッファ111-1~111-3,112-1~112-3,113-1にバッファ列 の最終を示すエンドフラグEFが必要となり、さらに、 エンドフラグEFをオンにする手段、更に受信済みバッ ファ列を全て転送完了したかどうかを見るためには、全 ての受信済みバッファディスクリプタ123のポインタ SPが示すバッファのエンドフラグEFを監視する手 段、および空きバッファがあるか否かを調べるには、空 きバッファディスクリプタ121,122のポインタS Pが示すバッファのエンドフラグEFを監視する手段が 必要であった。

【0005】また、上記従来例では、受信済みバッファ列を1つに接続する場合はその最後尾に新たに受信済みバッファをつなぐ際、受信済みバッファ列が長い場合には前記バッファ列を最後尾までたどる制御が複雑でしかも時間がかかる。即ち、転送を開始してよいかどうかを判別するのに時間がかかるという課題があった。

【0006】本発明は、上記に示す課題を解決し、バッファを効率的に利用するという共通バッファの特徴を生かし、小規模で無駄のないハードウェア制御により転送の開始、終了を容易にしたフレーム組立装置を得ることを目的とする。

[0007]

【課題を解決するための手段】この発明に係るフレーム 組立装置は、固定長セル単位でバッファを占有していく 共通メモリに対し、共通メモリ中に固定長セルをつなげ て可変長の転送バッファ列を形成して出力待ちの状態の 転送データ列の有無を表示する転送列有無フラグと、こ の転送データ列の先頭のポインタで転送データ列有無フ ラグをセットし、転送データ列の後尾ポインタで転送デ ータ列有無フラグをリセットする比較器を備えた。

【0008】また更に、共通メモリをコネクション対応 として複数の転送バッファ列を管理する構成とし、この コネクション対応の複数の転送列有無フラグと比較器を それぞれ備えた。

【0009】また更に、共通メモリを出力ポート対応として複数の転送バッファ列を管理する構成とし、このポート対応の複数の転送列有無フラグと比較器をそれぞれ備えた。

【0010】また更に、共通メモリを優先度対応として 複数の転送バッファ列を管理する構成とし、優先度対応 の複数の転送列有無フラグと比較器をそれぞれ備えて、 優先度の高い転送バッファ列が発生すると、優先度の低い転送バッファ列の転送を中止して優先度の高い転送バッファ列の転送を開始するようにした。

【0011】また更に、優先度は高いものと低いものの 2種とした。

【0012】また更に、共通メモリの未使用セルを集めて空きバッファ列とし、この空きバッファ列の有無を示す空きバッファ有無フラグを備えて、空きバッファ列の先頭のポインタで空きバッファ有無フラグをセットし、空きバッファ列の後尾ポインタで空きバッファ有無フラグをリセットするようにした。

[0013]

【発明の実施の形態】

実施の形態1.図1は発明の実施の形態1におけるフレーム組立装置の全体の構成を示す図である。共通メモリ1は受信した固定長セル3を格納しフレーム4を組み立てるRAM等のメモリである。前記共通メモリ1は論理的に固定長のバッファ2に分割されており、バッファ2を示す指標としてバッファ2の先頭アドレスを使用する(本明細書では、前記バッファ2を示す指標をポインタと称する。ポインタの内容は共通メモリ1内のいずれかのバッファ2の先頭アドレスである)。各バッファ間は、バッファ2内部に設けられたポインタエリアに、自バッファに続くバッファのポインタアドレスを格納することによりバッファ列を形成する。

【0014】共通メモリ1を直接制御する部分は、ライ ト制御部5とリード制御部6である。ライト制御部5 は、後述する空きバッファ管理部7からポインタが通知 されると、前記ポインタの指定するバッファに対応する ライトアドレス5aとライトパルス5bを出力すること により、共通メモリ1のバッファ2に受信セルのデー タ、コネクション情報、フレームエンド情報をライトす る。リード制御部6は、後述する転送バッファ管理部か らポインタが通知されると、前記ポインタの指定するバ ッファに対応するリードアドレス6aとリードパルス6 bを出力することにより、共通メモリ1からバッファ2 のコネクション情報とデータをリードする。共通メモリ 1のバッファ列を管理する部分は、空きバッファ管理部 7、転送バッファ管理部8、組立中バッファ管理部9で ある。前記バッファ管理部7,8,9の間では、空きバ ッファ先頭ポインタ出力7h、転送バッファ先頭ポイン タ出力8h、組立中バッファ先頭ポインタ出力9h、組 立中バッファ後尾ポインタ出力9tによって適宜ポイン タを通知することによってバッファ管理を実施する。前 記バッファ管理部7,8,9の詳細については後述す る。コネクション情報5cは、固定長セル3を受信した 際にコネクション毎にフレームを組み立てるため、受信 したセルのコネクションを組立中バッファ管理部9へ通 知する。フレームエンド情報5dは固定長セル3を受信 した際、受信したセルがフレームの最終であるかどうか

を組立中バッファ管理部9に通知する。セル受信通知5 eは、固定長セル3を受信した際にデータをライトするバッファを確保するため、空きバッファ管理部7にセル 受信を通知する。

【0015】図2はバッファ2の構成を示す図である。ボインタエリア2aは自バッファに続くバッファを指定する領域である。フレームエンドフラグ2bはフレームの最終を表示する領域である。前記フレームエンドフラグ2bは図34に示す従来例におけるバッファ列の最終を示すエンドフラグEFとは異なるものである。コネクション情報2cは受信データの属するコネクションを表示する領域である。データエリア2dは受信した固定長セル3のデータを格納する領域であり、データエリア2dは48バイト以上である。

【0016】図3は共通メモリ1内に存在しうるバッフ ァ列を示している。共通メモリ1の内部で形成されるバ ッファ列には、未使用状態のバッファを連結した空きバ ッファ列70、組立中のフレームが占めるバッファをコ ネクション別に連結した組立中バッファ列90-1~ 3、フレーム組立が完了し共通メモリ1からデータがリ ードされるのを待機している状態のバッファを連結した 転送バッファ列80の3種類が存在する。図3の例では 収容コネクション数が3であるため組立中バッファ列は 最大3つ存在するが、フレーム組立装置で収容するコネ クション数によっては組立中バッファ列が3つ以上また は2つ以下となる場合もある。これらのバッファ列7 0,80,90-1~3はそれぞれ先頭ポインタ7a, 8a, 9a-1~3と後尾ポインタ7b, 8b, 9b-1~3によって管理される。なお、転送バッファ列80 につながれているバッファのうち、フレームの最終バッ ファはフレームエンドフラグ2bがオンとなるため、エ ンドフラグ2bがオンの状態を斜線で示している。ま た、フレーム組立装置リセット後の初期状態では共通メ モリ1の全てのバッファ2は空きバッファ列につながれ る。

【0017】本発明において重要なことは、転送バッファ列の存在の有無、つまり転送データ列があるか否かを早く容易に知ることである。転送バッファ管理部8は上記転送バッファ列80を管理する。前記転送バッファ管理部8では、組立中バッファ管理部9でフレームの組立が完了した際に、前記フレームの占めるバッファ列を転送バッファ列80からはずし、空きバッファとして空きバッファ管理部7へ通知する。

【0018】組立中バッファ管理部9は上記組立中バッファ列90を管理する。前記組立中バッファ管理部9では、フレーム組立装置で固定長セル3を受信した際に、

受信した固定長セル3をライトしたバッファをコネクシ ョンの組立中バッファ列90の最後尾につなぐ。また、 フレームの組立が完了した場合には、フレームの組立が 完了したコネクションの組立中バッファ列90全体を転 送バッファとして転送バッファ管理部8へ通知する。空 きバッファ管理部7は上記空きバッファ列70を管理す る。前記空きバッファ管理部7では、フレーム組立装置 から転送バッファのデータが読み出された際に、データ を読み出されたバッファを空きバッファとして空きバッ ファ列70の最後尾につなぐ。また、組立中のフレーム でエラーフレームが発生した際には、エラーフレームの 占めるバッファを空きバッファとして空きバッファ列8 0の最後尾につなぐ。さらに、固定長セル3を受信した 際には、受信した固定長セル3をライトするバッファを 空きバッファ列80からはずし、組立中バッファ管理部 9へ通知する。

【0019】図4は転送バッファ管理部8の内部構成を示す図である。先頭ポインタ8aは転送バッファ列の先頭を指定する。後尾ポインタ8bは転送バッファ列の最後尾を指定する。コンパレータ(比較器)8dは前記先頭ポインタ8aと後尾ポインタ8bの内容を比較し、一致/不一致を出力する。即ち、後に詳述するように、不一致は転送データ列があって有無フラグ8fをオンにすることであり、転送列有無フラグ8fは転送バッファ列が存在している時にオンである。制御部8cは転送バッファ管理部全体の動作を制御する部分であり、先頭ポインタ8a、後尾ポインタ8b、転送列有無フラグ8fの更新を制御する。以下、前記制御部8cの処理を図5および図6のフローチャートで説明する。

【0020】図5は制御部8cが転送バッファをつなぐ 際の処理を示すフローチャートである。状態 s 11で は、組立中バッファ管理部9でフレーム組立が完了し、 組立完了したフレームの先頭ポインタと後尾ポインタが 通知される。状態s12では、転送バッファ列の存在を 有無フラグ8 f によって判定する。状態 s 1 2で有無フ ラグ8 f がオン(すなわち転送バッファ列有り)の場合 は、既存の転送バッファ列に新たなバッファまたはバッ ファ列をつなぐ処理を行う。状態 s 16 および状態 s 1 7はバッファまたはバッファ列をつなぐ具体的な処理内 容を示している。状態 s 16では、後尾ポインタ8bの 指定するバッファのポインタエリアに、通知された先頭 ポインタの値をライトする。状態 s 17では、通知され た後尾ポインタを新しい後尾ポインタ8bとする。状態 s 1 2で有無フラグ8 f がオフ (すなわち転送バッファ 列無し)の場合は、バッファまたはバッファ列を転送バ ッファ管理部8に登録する処理を行う。状態 s 13~s 15はバッファまたはバッファ列を転送バッファ列とし て登録する具体的な処理内容を示している。状態s13 では、通知された先頭ポインタを新しい先頭ポインタ8 aとする。状態s14では、通知された後尾ポインタを

新しい後尾ポインタ8bとする。状態s15では、転送 バッファが存在しない状態から転送バッファ列を登録し たので、転送バッファ列の存在を示す有無フラグ8fを オンにする。

【0021】図6は制御部8cが転送バッファをはずす 際の処理を示すフローチャートである。状態 s 21で は、転送バッファ列の存在を有無フラグ8 f によって判 定する。状態 s 21で転送列有無フラグ8 f がオン(す なわち転送バッファ列有り)の場合は、フレーム組立装 置からフレームを出力するため、転送バッファ列の先頭 のバッファのデータが共通メモリ1より読み出され、前 記転送バッファ列の先頭のバッファは読み出し終了後、 空きバッファとなる。状態s 22は前記動作のポインタ の流れを示しており、先頭ポインタ8aの内容をリード 制御部6と空きバッファ管理部7へ通知する。その後、 状態s23ではコンパレータ8dの出力を見る。状態s 23でコンパレータ8dが不一致を示す場合は、先頭ポ インタ8aの指定するバッファの後に続く転送バッファ 列が存在することを示しているので、先頭ポインタ8a を更新する。状態s25は先頭ポインタ8aを更新する 具体的な処理内容を示しており、先頭ポインタ8aの指 定するバッファのポインタエリアの値を新しい先頭ポイ ンタ8 aとする。状態s 23でコンパレータ8 dが一致 を示す場合は、転送バッファ列が存在しないことを示し ているので、状態s24にて有無フラグ8fをオフに し、先頭ポインタ8aは更新しない。状態s24および s 2 5 いずれの処理の場合でも、状態 s 2 6 にて共通バ ッファ1から転送バッファのデータがリードされている 間ウェイトする。

【0022】上記に示す転送バッファ管理部8によれば、転送バッファをつなぐ際には転送バッファ列をたどることなくバッファをつなぐため、バッファをつなぐ制御回路が簡単になる。また、転送バッファをはずす際には、コンパレータの出力により後に続く転送バッファが存在するかつまり転送が完了したかどうかを直ちに判定することができる。

【0023】図7は組立中バッファ管理部9の内部構成を示す図である。組立中バッファ管理テーブル9u-1~3は、先頭ポインタ9a-1~3、後尾ポインタ9b-1~3、組立中フラグ9f-1~3から構成されるレジスタ群であり、収容するコネクション数分備えられる。本図では3コネクションを収容する場合を示している。先頭ポインタ9a-1~3は各コネクションの組立中バッファ列の先頭を指定する。後尾ポインタ9b-1~3は各コネクションの組立中バッファ列の最後尾を指定する。組立中フラグ9f-1~3は組立中バッファ列が存在するかどうかを示すフラグであり、組立中バッファ列が存在する時にオンである。制御部9cは組立中バッファ管理部9全体の動作を制御する部分であり、先頭ポインタ9a-1~3、後尾ポインタ9b-1~3、組

立中フラグ9f-1~3の更新を制御する。

【0024】図8は組立中バッファ管理部9における制 御部9cの処理を示すフローチャートである。状態s3 1では、フレーム組立装置が固定長セル3を受信した場 合に空きバッファ管理部7からポインタが通知されると ともに、コネクション通知信号5 c およびフレームエン ド通知信号5 dより固定長セルのコネクション# n とフ レームエンド情報を得る。状態 s 32で組立中フラグ9 f-nがオン(すなわち組立中バッファ有り)の場合 は、既存の組立中バッファ列に通知されたバッファをつ なぐ処理を行う。状態s36および状態s37はバッフ ァをつなぐ具体的な処理を示している。状態 s 3 2 で組 立中フラグ9f-nがオフ(すなわち組立中バッファ無 し)の場合は、通知されたバッファを組立中バッファと して登録する処理を行う。状態 s 33~s 35はバッフ ァを組立中バッファとして登録する具体的な処理内容を 示している。その後、状態 s 38でフレームエンド情報 を見ることによって通知されたポインタの指定するバッ ファがフレームの最終であるかどうか、すなわち通知さ れたポインタの指定するバッファをもってフレーム組立 が完了するかどうかを判定する。状態 s 38 でフレーム エンドでない場合は、状態s39で後尾ポインタ9bnの指定するバッファのフレームエンドフラグ2bをオ フとして本処理は終了となる。フレームエンドである場 合は以下の処理が継続する。まず、状態s40で組立中 フラグ9f-nをオフとし、状態s41では、例えばC RC (Cyclic Redundancy Chec k:巡回冗長性検査)によってフレームが正常であるか どうかを判定する。状態s41で正常フレームでない場 合は状態s44へ進み、エラーフレームを廃棄し、エラ ーフレームの占めるバッファ列を空きバッファとするた め、前記エラーフレームの占めるバッファ列を空きバッ ファ管理部7へ通知する。状態s41で正常フレームで ある場合は、状態 s 4 2で後尾ポインタ9 b - nの指定 するバッファのフレームエンドフラグ2bをオンとし、 状態s43で組立完了フレームの占めるバッファ列を転 送バッファ管理部8へ通知し、転送バッファとして転送 バッファ列につなげる。

【0025】上記に示す組立中バッファ管理部9によれば、小規模なハードウェア制御により、複数コネクションからの固定長セル3をコネクション毎に組み立てることができる。

【0026】図9は空きバッファ管理部7の内部構成を示す図である。先頭ポインタ7aは空きバッファ列の先頭を指定する。後尾ポインタ7bは空きバッファ列の最後尾を指定する。コンパレータ8dは前記先頭ポインタ8aと後尾ポインタ8bの内容を比較し、一致/不一致を出力する。有無フラグ7fは空きバッファ列が存在している時にオンである。制御部7cは空きバッファ管理部全体の動作を制御する部分であり、先頭ポインタ7

a、後尾ポインタ7b、有無フラグ7fの更新を制御する。以下、前記制御部7cの処理を図10および図11 のフローチャートで説明する。

【0027】図10は転送が終了したバッファを空きバ ッファとして空きバッファ列につなぐ際の制御部7cの 処理を示すフローチャートである。状態 s 51 では、転 送バッファ管理部8からポインタが通知される。ここで 通知されたポインタの指定するバッファは、新たに空き バッファとなるものである。状態s52では、空きバッ ファ列の存在を有無フラグ7 f によって判定する。状態 s52で有無フラグ7fがオン(すなわち空きバッファ 列有り)の場合は、既存の空きバッファ列に前記の新た なバッファをつなぐ処理を行う。状態 s 56 および状態 s57はバッファをつなぐ具体的な処理内容を示してい る。状態s56では、後尾ポインタ7bの指定するバッ ファのポインタエリアに、通知されたポインタの値をラ イトする。状態s57では、通知されたポインタを新し い後尾ポインタ7bとする。状態s52で有無フラグ8 fがオフ(すなわち空きバッファ列無し)の場合は、バ ッファを空きバッファ管理部7に登録する処理を行う。 状態s53~s55はバッファを空きバッファとして登 録する具体的な処理内容を示している。状態s53で は、通知されたポインタを新しい先頭ポインタフaとす る。状態 s 5 4 では、通知されたポインタを新しい後尾 ポインタ7bとする。状態s55では、空きバッファが 存在しない状態から空きバッファを登録したので、空き バッファ列の存在を示す有無フラグ7fをオンにする。 【0028】図11は組立中バッファ管理部9にてエラ ーとなったフレームの占めるバッファを空きバッファと して空きバッファ列につなぐ際の制御部7cの処理を示 すフローチャートである。状態s61では、組立中バッ ファ管理部9でエラーと判定されたフレームの先頭ポイ ンタと後尾ポインタが通知される。状態 s 6 2 では、空 きバッファ列の存在を有無フラグ7fによって判定す る。状態s62で有無フラグ7fがオン(すなわち空き バッファ列有り)の場合は、既存の空きバッファ列に新 たなバッファまたはバッファ列をつなぐ処理を行う。状 態s66および状態s67はバッファまたはバッファ列 をつなぐ具体的な処理内容を示している。状態 s 6 6 で は、後尾ポインタ7bの指定するバッファのポインタエ リアに、通知された先頭ポインタの値をライトする。状 態s67では、通知された後尾ポインタを新しい後尾ポ インタ7bとする。状態s62で有無フラグ7fがオフ (すなわち転送バッファ列無し)の場合は、バッファま たはバッファ列を空きバッファ管理部7に登録する処理 を行う。状態s63~s65はバッファまたはバッファ 列を転送バッファ列として登録する具体的な処理内容を 示している。状態 s 6 3 では、通知された先頭ポインタ を新しい先頭ポインタフaとする。状態s64では、通 知された後尾ポインタを新しい後尾ポインタ76とす

る。状態s65では、空きバッファが存在しない状態から空きバッファ列を登録したので、空きバッファ列の存在を示す有無フラグ7fをオンにする。

【0029】図12は制御部7cが空きバッファをはず す際の処理を示すフローチャートである。 状態 s 7 1 で セル受信通知信号5eの通知を受けて、制御部7cは以 下に続く処理を行う。状態s72では、空きバッファ列 の存在を有無フラグ7 fによって判定する。状態s72 で有無フラグ7 f がオフ (すなわち空きバッファ列無 し)の場合、受信セルのデータを格納する領域がないの で、制御部7cは何もしない。つまり、上記受信セルは 廃棄される。状態s72で有無フラグ7fがオン(すな わち空きバッファ列有り)の場合は、空きバッファ列の 先頭のバッファに受信した固定長セル3のデータが書き 込まれ、前記空きバッファ列の先頭のバッファは書き込 み終了後、組立中バッファとなる。状態s 7 3 は前記動 作時のポインタの流れを示しており、先頭ポインタフa の内容をライト制御部5と組立中バッファ管理部9へ通 知する。その後、状態s74ではコンパレータ7dの出 力を見る。状態s74でコンパレータ7dが不一致を示 す場合は、先頭ポインタフaの指定するバッファの後に 続く空きバッファ列が存在することを示しているので、 先頭ポインタ7aを更新する。状態s76は先頭ポイン タ7aを更新する具体的な処理内容を示している。状態 s74でコンパレータ7dが一致を示す場合は、空きバ ッファ列が存在しないことを示しているので、状態s7 5にて有無フラグ7 f をオフにし、先頭ポインタ7aは 更新しない。

【0030】上記に示す空きバッファ管理部9によれば、空きバッファをつなぐ際には空きバッファ列をたどることなくバッファをつなぐため、バッファをつなぐ制御回路が簡単になる。また、空きバッファをはずす際には、コンパレータの出力により後に続く空きバッファが存在するか、または極端な場合、空きバッファ自体があるかどうかを直ちに判定することができる。

【0031】上記に示す発明の実施の形態1によれば、 小規模で無駄のないハードウェア制御でバッファ管理を 実現できる。特に転送バッファにある組立を完了した転 送が必要なデータ列があるかどうかを直ちに容易に管理 できる。

【0032】なお、複数のコネクションを収容するフレーム組立装置の場合、フレームを出力する際にコネクション情報を上位へ通知する手段が必要である。以下にコネクション情報を上位へ通知する手段の例を示す。リード制御部6においてリードするバッファのフレームエンドフラグ2bを監視し、前記フレームエンドフラグ2bがオンであった場合は、この次にリードするバッファのコネクション情報2cを出力する。また、フレーム組立装置リセット後最初にバッファをリードする際にも該バッファのコネクション情報2cを出力する。前記の手段

によって、出力フレームの先頭に必ずコネクション情報 が付加される。

【0033】実施の形態2.以下、発明の実施の形態2について説明する。発明の実施の形態2によるフレーム組立装置は、発明の実施の形態1によるフレーム組立装置の発展型であり、転送バッファ管理部8の構成をコネクション数分設けることによりコネクション毎に異なるサービスを実現するものである。

【0034】図13は発明の実施の形態2によるフレーム組立装置の転送バッファ管理部8の構成を示す図である。転送バッファ管理テーブル81-1~3はフレーム組立装置で収容するコネクション毎に設けられている。本図の例では収容コネクション数は3であるが、収容コネクション数は3より大きい場合も小さい場合もあり得る。リクエスト受付回路82は、転送バッファ管理テーブル81-1~3からの転送リクエスト8j-1~3に対してアクノリッジ信号8p-1~3を返すことにより、先頭ポインタ出力8hを制御する部分である。

【0035】図14はリクエスト受付回路82の処理例 を示すフローチャートである。本図の例では、コネクシ ョン数3、遅延に関する優先順位は#1>#2>#3の 順位としている(本明細書では#はコネクションを示 す)。状態s201では#1において転送待ちのバッフ ァ列があるかどうかを#1転送リクエスト8j-1によ って判別する。#1転送リクエスト8j-1がオフの場 合は状態s204へ進む。#1転送リクエスト8j-1 がオンの場合は状態s202へ進み、#1アクノリッジ 8p-1をオンとする。前記#1アクノリッジを受け て、#1転送バッファ管理テーブル81-1はポインタ を先頭ポインタ出力8hに出力する。その後、状態 s 2 03では#1のフレームの転送期間ウェイトし、ウェイ ト期間が終了すると状態 s 201 へ戻る。状態 s 204 では#2において転送待ちのバッファ列があるかどうか を#2転送リクエスト8j-2によって判別する。#2 転送リクエスト8 j - 2がオフの場合は状態 s 207へ 進む。#2転送リクエスト8j-2がオンの場合は状態 s205へ進み、#2アクノリッジ8p-2をオンとす。 る。前記#2アクノリッジを受けて、#2転送バッファ 管理テーブル81-2はポインタを先頭ポインタ出力8 hに出力する。その後、状態s206では#2のフレー ムの転送期間ウェイトし、ウェイト期間が終了すると状 態s201へ戻る。状態s207では#3において転送 待ちのバッファ列があるかどうかを#3転送リクエスト 8j-3によって判別する。#3転送リクエスト8j-3がオフの場合は状態s201へ戻る。#3転送リクエ スト8 j - 3がオンの場合は状態 s 208へ進み、#3 アクノリッジ8p-3をオンとする。前記#3アクノリ ッジを受けて、#3転送バッファ管理テーブル81-3 はポインタを先頭ポインタ出力8hに出力する。その 後、状態 s 209では#3のフレームの転送期間ウェイ

トし、ウェイト期間が終了すると状態s 201へ戻る。 リクエスト受付回路82における上記の処理によって、 遅延に関してコネクション毎に異なる優先順位付けを実 現することができる。

【0036】図15は転送バッファ管理テーブル81-1~3の構成を示す図である。先頭ポインタ8aは転送 バッファ列の先頭を指定する。後尾ポインタ8bは転送 バッファ列の最後尾を指定する。コンパレータ8dは前 記先頭ポインタ8aと後尾ポインタ8bの内容を比較 し、一致/不一致を出力する。有無フラグ8 f は転送バ ッファ列が存在している時にオンであり、有無フラグの 出力は転送リクエスト8」としてリクエスト受付回路へ 通知される。制御部8 c は転送バッファ管理部全体の動 作を制御する部分であり、先頭ポインタ8a、後尾ポイ ンタ86、有無フラグ8fの更新を制御する。本転送バ ッファ管理テーブル81-1~3をコネクション数分設 けることにより、フレーム組立装置ではコネクション毎 に異なるサービスを実現することができる。以下、前記 制御部8cの処理を図16および図17のフローチャー トで説明する。

【0037】図16は制御部8cが転送バッファをつな ぐ際の処理を示すフローチャートである。 状態 s 211 では、組立中バッファ管理部9でフレーム組立が完了 し、組立完了したフレームの先頭ポインタと後尾ポイン タが通知される。状態 s 212では、転送バッファ列の 存在を有無フラグ8 f によって判定する。状態 s 2 1 2 で有無フラグ8 f がオン (すなわち転送バッファ列有 り)の場合は、既存の転送バッファ列に新たなバッファ またはバッファ列をつなぐ処理を行う。状態s216お よび状態s217はバッファまたはバッファ列をつなぐ 具体的な処理内容を示している。状態s216では、後 尾ポインタ8bの指定するバッファのポインタエリア に、通知された先頭ポインタの値をライトする。状態s 217では、通知された後尾ポインタを新しい後尾ポイ ンタ8bとする。状態s212で有無フラグ8fがオフ (すなわち転送バッファ列無し)の場合は、バッファま たはバッファ列を転送バッファ管理部8に登録する処理 を行う。状態 s 213~s 215はバッファまたはバッ ファ列を転送バッファ列として登録する具体的な処理内 容を示している。状態 s 2 1 3 では、通知された先頭ポ インタを新しい先頭ポインタ8aとする。状態s214 では、通知された後尾ポインタを新しい後尾ポインタ8 bとする。状態s215では、転送バッファが存在しな い状態から転送バッファ列を登録したので、転送バッフ ァ列の存在を示す有無フラグ8 f をオンにする。

【0038】図17は制御部8cが転送バッファをはずす際の処理を示すフローチャートである。状態s221では、リクエスト受付回路82からのアクノリッジ8p-1~3を監視し、オンの場合は状態s222へ進む。状態s222では、先頭ポインタ8aの内容をリード制

御部6と空きバッファ管理部7へ通知する。これによ り、共通メモリ1からは転送バッファ列の先頭のバッフ ァのデータを読み出すとともに、読み出した転送バッフ ァを空きバッファとして空きバッファ列につなぐ。その 後、状態 s 2 2 3 では先頭ポインタ8 a と後尾ポインタ 8bの内容を比較するコンパレータ8dの出力を見る。 状態s223でコンパレータ8dが不一致を示す場合 は、先頭ポインタ8aの指定するバッファの後に続く転 送バッファ列が存在することを示しているので、先頭ポ インタ8aを更新する。状態s225は先頭ポインタ8 aを更新する具体的な処理内容を示しており、先頭ポイ ンタ8aの指定するバッファのポインタエリアの値を新 しい先頭ポインタ8aとする。状態s223でコンパレ ータ8 dが一致を示す場合は、転送バッファ列が存在し ないことを示しているので、状態s224にて有無フラ グ8fをオフにし、先頭ポインタ8aは更新しない。状 態s224およびs225いずれの処理の場合でも、状 態s226にて共通バッファ1から転送バッファのデー タがリードされている間ウェイトする。そして、状態s 227にて、状態s222で通知したポインタの指定す るバッファのフレームエンドフラグ2bがオンであれ ば、再び状態 s 2 2 2 の処理へ戻る。

【0039】上記に示す発明の実施の形態2によるフレーム組立装置では、リクエスト受付回路82によって#1>#2>#3の順にフレーム転送が優先されるため、コネクション毎に異なる優先順位を実施することができる。ここで示すリクエスト受付回路82は遅延に関してコネクション毎に異なる優先順位を実現するものであるが、コネクション毎に異なるトラヒック特性やフレームレートを実施することも可能である。なお、各転送バッファ管理テーブル81-1~3の構成、処理は同一であるため、図15~図17においてコネクションを表す添字は示していない。また、図15に示す転送バッファ管理テーブル81の構成は、発明の実施の形態3以降においても同一である。

【0040】実施の形態3.以下、発明の実施の形態3について説明する。発明の実施の形態3によるフレーム組立装置は、発明の実施の形態1によるフレーム組立装置の発展型であり、転送バッファ管理部8の構成をボート数分設けることによりコネクション毎に異なるサービスを実現するものである。以下、ここで示す発明の実施の形態3によるフレーム組立装置では出力ボート数は2として説明するが、実際には2より大きくてもかまわない。

【0041】図18は発明の実施の形態3によるフレーム組立装置の転送バッファ管理部8の構成を示す図である。転送バッファ管理テーブル81-1~2は図15で示した構成であり、フレーム組立装置で収容するコネクション毎に設けられている。実際には出力ポート数が2より大きい場合もあるが、本実施例では出力ポートの数

を2とし説明しているため、転送バッファ管理テーブル の数は2である。リクエスト受付回路82は、転送バッ ファ管理テーブル81-1~2からの転送リクエスト8 j-1~2に対してアクノリッジ信号8p-1~2を返 すことにより、先頭ポインタ出力8hを制御する部分で ある。先頭ポインタ8hをリード制御部6へ通知する と、直ちに転送バッファのデータの読み出しが開始され るが、転送バッファのデータがリードされている間、前 記読み出しデータの該当するポートを示すため、ポート イネーブル8 q-1~2がオンとなる。ポート割当回路 83は、組立中バッファ管理部9から通知された先頭ポ インタと後尾ポインタを、転送バッファ管理テーブル8 1-1~2へ通知する。図19は3コネクションを収容 するフレーム組立装置のポート割当回路83の一例であ り、コネクション#1~#2は出力ポート1へ、コネク ション#3は出力ポート2へポインタが通知される。

【0042】図20はリクエスト受付回路82の動作実 施例を示すフローチャートである。本図の例では、コネ クション数3、出力ポート数2、遅延に関する優先順位 はポート1>ポート2の順位としている。状態s301 ではポート1において転送待ちのバッファ列があるかど うかをポート1転送リクエスト8 j-1によって判別す る。ポート1転送リクエスト8j-1がオフの場合は状 態s304へ進む。ポート1転送リクエスト8j-1が オンの場合は状態 s 3 0 2 へ進み、ポート1 アクノリッ ジ8p-1をオンとする。前記ポート1アクノリッジを 受けて、ポート1転送バッファ管理テーブル81-1は ポインタを先頭ポインタ出力8hに出力する。その後、 状態s303では#1のフレームの転送期間ウェイト し、ウェイト期間が終了すると状態s301へ戻る。状 態s304ではポート2において転送待ちのバッファ列 があるかどうかをポート2転送リクエスト8 j - 2によ って判別する。ポート2転送リクエスト8 j - 2がオフ の場合は状態s301へ戻る。ポート2転送リクエスト 8 j - 2がオンの場合は状態s 3 0 5 へ進み、ポート 2 アクノリッジ8p-2をオンとする。 前記ポート2アク ノリッジを受けて、ポート2転送バッファ管理テーブル 81-2はポインタを先頭ポインタ出力8hに出力す る。その後、状態s306ではポート2のフレームの転 送期間ウェイトし、ウェイト期間が終了すると状態s3 01へ戻る。リクエスト受付回路82における上記の処 理によって、遅延に関して出力ポート毎に異なる優先順 位付けを実現することができる。

【0043】図21は転送バッファ管理部81-1~2の制御部8cが転送バッファをつなぐ際の処理を示すフローチャートである。状態s311では、組立中バッファ管理部9でフレーム組立が完了し、組立完了したフレームの先頭ポインタと後尾ポインタが通知される。状態s312では、転送バッファ列の存在を有無フラグ8fによって判定する。状態s312で有無フラグ8fがオ

ン(すなわち転送バッファ列有り)の場合は、既存の転 送バッファ列に新たなバッファまたはバッファ列をつな ぐ処理を行う。状態s316および状態s317はバッ ファまたはバッファ列をつなぐ具体的な処理内容を示し ている。状態s316では、後尾ポインタ8bの指定す るバッファのポインタエリアに、通知された先頭ポイン タの値をライトする。状態 s 3 1 7 では、通知された後 尾ポインタを新しい後尾ポインタ8bとする。状態s3 12で有無フラグ8fがオフ(すなわち転送バッファ列 無し)の場合は、バッファまたはバッファ列を転送バッ ファ管理部8に登録する処理を行う。状態 s 313~s 315はバッファまたはバッファ列を転送バッファ列と して登録する具体的な処理内容を示している。状態 s 3 13では、通知された先頭ポインタを新しい先頭ポイン タ8aとする。状態s314では、通知された後尾ポイ ンタを新しい後尾ポインタ8bとする。状態s315で は、転送バッファが存在しない状態から転送バッファ列 を登録したので、転送バッファ列の存在を示す有無フラ グ8fをオンにする。

【0044】図22は転送バッファ管理部81-1~2 の制御部8 c が転送バッファをはずす際の処理を示すフ ローチャートである。状態s321では、リクエスト受 付回路82からのアクノリッジ8p-1~2を監視し、 オンの場合は状態 s 3 2 2 へ進む。状態 s 3 2 2 では、 先頭ポインタ8aの内容をリード制御部6と空きバッフ ァ管理部7へ通知する。これにより、共通メモリ1から は転送バッファ列の先頭のバッファのデータを読み出す とともに、読み出した転送バッファを空きバッファとし て空きバッファ列につなぐ。その後、状態 s 3 2 3 では 先頭ポインタ8aと後尾ポインタ8bの内容を比較する コンパレータ8 dの出力を見る。状態 s 3 2 3 でコンパ レータ8 dが不一致を示す場合は、先頭ポインタ8 aの 指定するバッファの後に続く転送バッファ列が存在する ことを示しているので、先頭ポインタ8aを更新する。 状態 s 3 2 5 は先頭ポインタ 8 a を更新する具体的な処 理内容を示しており、先頭ポインタ8 a の指定するバッ ファのポインタエリアの値を新しい先頭ポインタ8aと する。状態s323でコンパレータ8dが一致を示す場 合は、転送バッファ列が存在しないことを示しているの で、状態s324にて有無フラグ8fをオフにし、先頭 ポインタ8 aは更新しない。状態s 324およびs 32 5いずれの処理の場合でも、状態s326にて共通バッ ファ1から転送バッファのデータがリードされている 間、ポートイネーブル8gをオンにしながらウェイトす る。そして、状態s327にて、状態s322で通知し たポインタの指定するバッファのフレームエンドフラグ 2bがオンであれば、再び状態s322の処理へ戻る。 なお、各転送バッファ管理テーブル81-1~2の構 成、処理は同一であるため、図20~図22において出 力ポートを表す添字は示していない。

【0045】上記に示す発明の実施の形態3によるフレーム組立装置では、リクエスト受付回路82によってポート1>ポート2の順にフレーム転送が優先されるため、ポート毎に異なる優先順位を実施することができる。なお、ここで示すリクエスト受付回路82は遅延に関してポート毎に異なる優先順位を実現するものであるが、ポート毎に異なるトラヒック特性やフレームレートを実施することも可能である。

【0046】実施の形態4.以下、発明の実施の形態4について説明する。発明の実施の形態4によるフレーム組立装置は、発明の実施の形態1によるフレーム組立装置の発展型であり、転送バッファ管理部8の構成を高優先と低優先の2つ設け、高優先側はフレーム単位で、低優先側は固定長で転送することにより遅延に関する優先順位を実現するものである。

【0047】図23は発明の実施の形態4によるフレー ム組立装置の転送バッファ管理部8の構成を示す図であ る。転送バッファ管理テーブル81-1は遅延に関して 優先度の高いコネクションの転送バッファを管理し、転 送バッファ管理テーブル81-2は遅延に関して優先度 の低いコネクションの転送バッファを管理する。なお、 転送バッファ管理テーブル81-1~2の構成は図15 のとおりであるが、転送バッファ管理テーブルの制御部 8 c は高優先側と低優先側で処理が異なる。前記の異な る点については後述するフローチャートに記載する。リ クエスト受付回路82は、転送バッファ管理テーブル8 1-1~2からの転送リクエスト8 j-1~2に対して アクノリッジ信号8p-1~2を返すことにより、先頭 ポインタ出力8hを制御する部分である。優先順位割当 回路84は、組立中バッファ管理部9から通知された先 頭ポインタと後尾ポインタを、転送バッファ管理テーブ ル81-1~2へ通知する。図24は3コネクションを 収容するフレーム組立装置の優先順位割当回路84の一 例であり、コネクション#1を高優先とし、コネクショ ン#2~#3を低優先としている。

【0048】図25はリクエスト受付回路82の動作実施例を示すフローチャートである。状態s401では高優先側の転送バッファ管理テーブル81-1にて転送待ちのバッファ列があるかどうかを転送リクエスト8j-1がオフの場合は状態s404へ進む。転送リクエスト8j-1がオンの場合は状態s402へ進み、アクノリッジ8p-1をオンとする。前記アクノリッジ8p-1を受けて、高優先側の転送バッファ管理テーブル81-1は先頭ボインタの内容を先頭ポインタ出力8hに出力する。その後、状態s403では高優先側のフレームの転送期間ウェイトし、ウェイト期間が終了すると、状態s401へ戻る。状態s404では低優先側の転送バッファ管理テーブル81-2にて転送待ちのバッファ列があるかどうかを転送リクエスト8j-2によって判別する。転送リ

クエスト8j-2がオフの場合は状態s401へ戻る。 転送リクエスト8j-2がオンの場合は状態s405へ 進み、アクノリッジ8p-2をオンとする。前記アクノ リッジ8p-2を受けて、転送バッファ管理テーブル8 1-2は先頭ポインタの内容を先頭ポインタ出力8hに 出力する。その後、状態s406では転送バッファのリード期間中ウェイトする。ウェイト期間が終了すると状態s401へ戻る。上記の処理により、低優先側の転送 リクエスト8j-2に対して高優先側の転送リクエスト 8j-1を優先的に処理することができる。

【0049】図26は制御部8cが転送バッファをつな ぐ際の処理を示すフローチャートである。 状態 s 4 1 1 では、組立中バッファ管理部9でフレーム組立が完了 し、組立完了したフレームの先頭ポインタと後尾ポイン タが通知される。状態 s 4 1 2では、転送バッファ列の 存在を有無フラグ8 f によって判定する。状態 s 4 1 2 で有無フラグ8 f がオン (すなわち転送バッファ列有 り)の場合は、既存の転送バッファ列に新たなバッファ またはバッファ列をつなぐ処理を行う。状態s416お よび状態s417はバッファまたはバッファ列をつなぐ 具体的な処理内容を示している。状態s416では、後 尾ポインタ8bの指定するバッファのポインタエリア に、通知された先頭ポインタの値をライトする。状態s 417では、通知された後尾ポインタを新しい後尾ポイ ンタ8 bとする。状態 s 4 1 2で有無フラグ8 f がオフ (すなわち転送バッファ列無し)の場合は、バッファま たはバッファ列を転送バッファ管理部8に登録する処理 を行う。状態s413~s415はバッファまたはバッ ファ列を転送バッファ列として登録する具体的な処理内 容を示している。状態 s 4 1 3 では、通知された先頭ポ インタを新しい先頭ポインタ8aとする。状態s414 では、通知された後尾ポインタを新しい後尾ポインタ8 bとする。状態s415では、転送バッファが存在しな い状態から転送バッファ列を登録したので、転送バッフ ァ列の存在を示す有無フラグ8fをオンにする。

【0050】図27は高優先側の転送バッファ管理テーブル81-1の制御部8c-1が転送バッファをはずす際の処理を示すフローチャートである。状態s421では、リクエスト受付回路82からのアクノリッジ8pを監視し、オンの場合は状態s422へ進む。状態s422では、先頭ポインタ8aの内容をリード制御部6と空きバッファ管理部7へ通知する。これにより、共通メモリ1からは転送バッファ列の先頭のバッファのデータを読み出すとともに、読み出した転送バッファを空きバッファとして空きバッファ列につなぐ。その後、状態s423では先頭ポインタ8aと後尾ポインタ8bの内容を比較するコンパレータ8dが不一致を示す場合は、先頭ポインタ8aの指定するバッファの後に続く転送バッファ列が存在することを示しているので、先頭ポインタ8aを更

新する。状態s425は先頭ポインタ8aを更新する具体的な処理内容をしており、先頭ポインタ8aの指定するバッファのポインタエリアの値を新しい先頭ポインタ8aとする。状態s423でコンパレータ8dが一致を示す場合は、転送バッファ列が存在しないことを示しているので、状態s424にて有無フラグ8fをオフにし、先頭ポインタ8aは更新しない。状態s424によびs425いずれの処理の場合でも、状態s426にて共通バッファ1から転送バッファのデータがリードされている間、ポートイネーブル8qをオンにしながらウェイトする。そして、状態s427にて、状態s422で通知したポインタの指定するバッファのフレームエンドフラグ2bがオンであれば、再び状態s422の処理へ戻る。

【0051】図28は低優先側の転送バッファ管理テーブル81-2の制御部8c-2が転送バッファをはずす際の処理を示すフローチャートである。図27に示す処理と異なる点は、状態s426で処理が終了することである。つまり、高優先側の転送バッファ管理テーブル81-1の制御部8c-1ではフレーム単位で転送バッファを通知するのに対し、低優先側の転送バッファ管理テーブル81-2の制御部8c-2ではバッファ単位で通知する。

【0052】図29は低優先フレームの出力中に高優先 フレームの転送リクエストがある場合のフレーム出力を 示す図である。ここでは例として、コネクション情報4 - 5と固定バッファ長2サイズ分のデータ4-6,4-7から構成される#1フレームと、コネクション情報4 -1と固定バッファ長3サイズ分のデータ4-2,4-3a,4-3b,4-4から構成される#2フレームを あげている。そして、遅延に関する優先度は#1>#2 とし、#2フレームの転送期間中に#1フレームの転送 リクエスト8 j - 1 がある場合のフレーム出力を示して いる。以下、図29の流れに沿って説明する。まず、# 2の転送リクエスト8 j-2があり、#2フレーム4-1が転送される。ここで、#2データ4-3aを転送中 に#1転送リクエスト8j-1があると、フレーム組立 装置は前記#2データ4-3を転送後のバッファサイズ の区切りで#2のフレームのリードを中断し、#1フレ ーム4-5~7の転送を行う。前記#1フレーム4-5 ~7転送後は、#2コネクション情報4-1を出力し、 #2フレームの残りのデータ4-4をリードする。この 場合、リード制御部6では、リードデータのコネクショ ンが変化する度にバッファのコネクション情報2cをリ ードすることで、上位に対してコネクション情報を通知 することができる。

【0053】上記に示す発明の実施の形態4によるフレーム組立装置では、転送バッファ管理テーブルを2つ設け、高優先側はフレーム単位で、低優先側はバッファ単位で転送バッファを読み出すことにより、遅延に関する

優先制御を実現することができる。なお、本実施の形態では、低優先のフレームをバッファ単位で読み出すが、 高優先フレームよりも短い固定長単位であればバッファ 単位でなくてよい。

【0054】実施の形態5.以下、発明の実施の形態5 について説明する。発明の実施の形態5によるフレーム 組立装置は、発明の実施の形態1によるフレーム組立装 置の発展型であり、転送バッファ管理部8の構成を優先 順位毎に複数設け、遅延に関する優先順位を実現するも のである。

【0055】図30は発明の実施の形態5によるフレーム組立装置の転送バッファ管理部8の構成を示す図である。この例では遅延に関する優先順位を2種類設け、転送バッファ管理テーブル81-1は遅延に関して優先度の高いコネクションの転送バッファを管理し、転送バッファ管理テーブル81-2は遅延に関して優先度の低いコネクションの転送バッファを管理する。リクエスト受付回路82は、転送バッファ管理テーブル81-1~2からの転送リクエスト8j-1~2に対してアクノリッジ信号8p-1~2を返すことにより、先頭ポインタンにより、先頭ポインタンにより、発頭ポインタンにより、発頭ボインタンにより、発頭ボインタンにより、発頭ボインタンにより、発頭ボインタンにより、発頭ボインタンの通知するものであり、例えば図24に示す優先順位割当回路84と同一であってもよい。

【0056】図31はリクエスト受付回路82の動作実 施例を示すフローチャートである。状態 s 501では高 優先側の転送バッファ管理テーブル81-1にて転送待 ちのバッファ列があるかどうかを転送リクエスト8j-1によって判別する。転送リクエスト8 j-1がオフの 場合は状態 s 5 0 4 へ進む。転送リクエスト8 j - 1 が オンの場合は状態 s 502へ進み、アクノリッジ8p-1をオンとする。前記アクノリッジ8p-1を受けて、 高優先側の転送バッファ管理テーブル81-1は先頭ポ インタの内容を先頭ポインタ出力8hに出力する。その 後、状態 s 503では転送中信号8kがオンの間、すな わちデータリード期間中ウェイトし、ウェイト期間が終 了すると状態s501へ戻る。状態s504では、転送 中信号8kがオンの場合は低優先側のデータ転送中であ るため、状態s501へ戻る。状態s504では、転送 中信号8kがオフの場合は、状態s505へ進み、低優 先側の転送バッファ管理テーブル81-2にて転送待ち のバッファ列があるかどうかを転送リクエスト8j-2 によって判別する。転送リクエスト8 j-2がオフの場 合は状態 s 501 へ戻る。 転送リクエスト8 j - 2がオ ンの場合は状態s506へ進み、アクノリッジ8p-2 をオンとする。前記アクノリッジ8p-2を受けて、転 送バッファ管理テーブル81-2は先頭ポインタの内容 を先頭ポインタ出力8hに出力する。その後、ウェイト することなく、状態s501へ戻る。上記の処理によ

り、低優先側の転送リクエスト8j-2に対して高優先側の転送リクエスト8j-1を即座に優先的に処理することができる。

【0057】図32はリード制御部6の構成を示す図である。リードアドレス生成回路61は先頭ポインタ出力8hを受けて、ポインタの指定するバッファに対応するリードアドレス6aを出力する。リードアドレス出力中は転送中信号8kをオンにする。リードパルス生成回路63はリードパルス生成指示6sを受けて、リードパルス生成自由63はリードパルス生成指示6sを受けて、リードパルスもりを出力する。アドレスレジスタ62は、低優先のバッファのデータをリード中に高優先の転送リクエスト8j-1を受けた場合に、前記低優先のバッファにおけるリードアドレスを保持する。その際、リードアドレス生成回路61は前記低優先のバッファのリードを使先する。そして、高優先のバッファのリードを優先する。そして、高優先のバッファのリードが途切れた際に、アドレスレジスタ出力6rを参照して低優先のバッファのデータのリードを再開する。

【0058】図33は低優先フレームの出力中に高優先 フレームの転送リクエストがある場合のフレーム出力を 示す図である。ここでは例として、コネクション情報4 -5と固定バッファ長2サイズ分のデータ4-6,4-7から構成される#1フレームと、コネクション情報4 -1と固定バッファ長3サイズ分のデータ4-2,4-3a, 4-3b, 4-4から構成される#2フレームを あげている。そして、遅延に関する優先度は#1>#2 とし、#2フレームの転送期間中に#1フレームの転送 リクエスト8 j-1がある場合のフレーム出力を示して いる。以下、図33の流れに沿って説明する。まず、# 2の転送リクエスト8 j-2があり、#2フレーム4-1が転送される。ここで、#2データ4-3aを転送中 に#1転送リクエスト8j-1があると、リード制御部 6は最後にリードした#2データ4-3aのアドレスを アドレスレジスタ62に保持する。そして、#1フレー ム4-5~7のリードを行う。リード終了後、#2コネ クション情報4-1を出力し、アドレスレジスタ出力6 rの次のアドレスからデータ4-3b, 4-4のリード を再開する。リード制御部6では、リードデータのコネ クションが変化する度にバッファのコネクション情報2 cをリードすることで、上位に対してコネクション情報 を通知することができる。

【0059】上記に示す発明の実施の形態5によるフレーム組立装置では、転送バッファ管理テーブルを2つ設け、低優先側の転送バッファのデータを読み出し中であっても、高優先側の転送リクエストがあれば直ちに低優先側の読み出しを中断し、高優先側の転送バッファのデータの読み出しを開始することにより、遅延に関する優先制御を実現することができる。なお、本実施の形態では、優先順位を2つ設定したが、3つ以上の優先順位であってもよい。また、上記説明ではコネクション単位で

優先度を設ける場合を説明したが、例えば外部からの指令によってポート毎に優先度を都度変更し、ポート毎の 優先度制御としてもよい。

[0060]

【発明の効果】以上のように本発明によれば、転送バッファ管理部において、転送列有無フラグと先頭ポインタと後尾ポインタの内容を比較して上記有無フラグを制御するコンパレータを設けたので、転送バッファ列の有無を直ちに確認できる。即ち、小規模で無駄のないハードウェア制御により転送の必要の有無が判る効果がある。

【0061】また、上記転送バッファ管理部の構成をコネクション毎またはポート毎に設けることにより、複数コネクションを収容するフレーム組立装置にてコネクション毎または出力ポート毎に異なるサービスを実施できる効果がある。

【0062】また、上記転送バッファ管理部の構成を遅延に関する優先順位毎に複数設け、フレームを読み出し中により優先度の高い転送リクエストがある場合は直ちに優先度の高いフレームを読み出すことにより、遅延に関する優先順位を実現できる効果がある。

【0063】また、空きバッファ列からバッファをはずす際に先頭ポインタと後尾ポインタの内容を比較して一致している場合に有無フラグをオフにするので、空きバッファ列の有無を直ちに確認できる効果がある。

【図面の簡単な説明】

【図1】 発明の実施の形態1におけるフレーム組立装置の全体の構成の例を示す図である。

【図2】 本発明によるフレーム組立装置の共通メモリ に存在するバッファの構成を示す図である。

【図3】 実施の形態1におけるフレーム組立装置の共通メモリに存在するバッファ列を示す図である。

【図4】 実施の形態1におけるフレーム組立装置の転送バッファ管理部の構成を示す図である。

【図5】 実施の形態1におけるフレーム組立装置で転送バッファをつなぐ処理を示すフローチャート図である。

【図6】 実施の形態1におけるフレーム組立装置で転送バッファをはずす処理を示すフローチャート図である

【図7】 実施の形態1におけるフレーム組立装置の組立中バッファ管理部の構成を示す図である。

【図8】 実施の形態1におけるフレーム組立装置の組立中バッファ管理部の処理を示すフローチャート図である。

【図9】 実施の形態1におけるフレーム組立装置の空 きバッファ管理部の構成を示す図である。

【図10】 実施の形態1におけるフレーム組立装置で 転送バッファを空きバッファとしてつなぐ際の処理を示 すフローチャート図である。

【図11】 実施の形態1におけるフレーム組立装置で

エラーとなった組立中バッファ列を空きバッファとして つなぐ処理を示すフローチャート図である。

【図12】 実施の形態1におけるフレーム組立装置で空きバッファをはずす処理を示すフローチャート図である。

【図13】 実施の形態2におけるフレーム組立装置の 転送バッファ管理部の構成を示す図である。

【図14】 実施の形態2におけるフレーム組立装置の リクエスト受付回路の動作実施例を示すフローチャート 図である。

【図15】 実施の形態2におけるフレーム組立装置の 転送バッファ管理テーブルの構成を示す図である。

【図16】 実施の形態2におけるフレーム組立装置で 転送バッファをつなぐ処理を示すフローチャート図であ る。

【図17】 実施の形態2におけるフレーム組立装置で 転送バッファをはずす処理を示すフローチャート図であ る。

【図18】 実施の形態3におけるフレーム組立装置の 転送バッファ管理部の構成を示す図である。

【図19】 実施の形態3におけるフレーム組立装置のポート割当回路の構成を示す図である。

【図20】 実施の形態3におけるフレーム組立装置の リクエスト受付回路の動作実施例を示すフローチャート 図である。

【図21】 実施の形態3におけるフレーム組立装置で 転送バッファをつなぐ処理を示すフローチャート図であ る。

【図22】 実施の形態3におけるフレーム組立装置で 転送バッファをはずす処理を示すフローチャート図である。

【図23】 実施の形態4におけるフレーム組立装置の 転送バッファ管理部の構成を示す図である。

【図24】 実施の形態4におけるフレーム組立装置の 優先順位割当回路の構成を示す図である。

【図25】 実施の形態4におけるフレーム組立装置の リクエスト受付回路の動作実施例を示すフローチャート 図である。

【図26】 実施の形態4におけるフレーム組立装置で 転送バッファをつなぐ処理を示すフローチャート図であ る。

【図27】 実施の形態4におけるフレーム組立装置で 高優先側の転送バッファをはずす処理を示すフローチャ ート図である。

【図28】 実施の形態4におけるフレーム組立装置で 低優先側の転送バッファをはずす処理を示すフローチャ ート図である。

【図29】 実施の形態4におけるフレーム組立装置で 低優先フレームの出力中に高優先フレームの転送リクエ ストがある場合の動作を示す図である。 【図30】 実施の形態5におけるフレーム組立装置の 転送バッファ管理部の構成を示す図である。

【図31】 実施の形態5におけるフレーム組立装置の リクエスト受付回路の動作実施例を示すフローチャート 図である。

【図32】 実施の形態5におけるフレーム組立装置の リード制御部の構成を示す図である。

【図33】 実施の形態5におけるフレーム組立装置におけるフレーム出力の実施例を示す図である。

【図34】 従来の受信バッファ管理方式を示す図である。

【符号の説明】


後尾ポインタ

1 共通メモリ、2 バッファ、3 固定長セル、4 フレーム、5 ライト制御部、5 a ライトアドレス出力、5 b ライトアドレス出力、5 c コネクション情報、5 d フレームエンド情報、5 e セル受信通知、6 リード制御部、6 1 リードアドレス生成回路、6 2 アドレスレジスタ、6 3 リードパルス生成回路、6 a リードアドレス出力、6 b ライトアドレス出力、6 r アドレスレジスタ出力、6 s リードパルス生

成指示、7 空きバッファ管理部、7a 先頭ポイン タ、7b 後尾ポインタ、7c 制御部、7d コンパ レータ、7e コンパレータ出力、7f 有無フラグ、 7h 先頭ポインタ出力、7t 後尾ポインタ出力、7 s 制御信号、8 転送バッファ管理部、81 転送バ ッファ管理テーブル、82 リクエスト受付回路、83 ポート割当回路、84 優先順位割当回路、8a 先 頭ポインタ、8b 後尾ポインタ、8c 制御部、8d コンパレータ、8 e コンパレータ出力、8 f 有無 フラグ、8 h 先頭ポインタ出力、8 t 後尾ポインタ出 カ、8 j 転送リクエスト、8 k 転送中信号、8 p アクノリッジ、8 q ポートイネーブル、8 s 制御信 号、9組立中バッファ管理部、9a 先頭ポインタ、9 b 後尾ポインタ、9c 制御部、9f 組立中フラ グ、9h 先頭ポインタ出力、9t 後尾ポインタ出 力、9s 制御信号、9u 組立中バッファ管理テーブ ル、111 (サイズaの)空きバッファ、112 (サイズbの) 空きバッファ、113 受信済みバッフ ァ、121,122 空きバッファディスクリプタ、1 23 受信済みバッファディスクリプタ。

【図1】 【図2】 【図19】 パッファ・・・ 共通メモリ 9h-) 4. 7V-4 8h-1 NP 固定長セル .9t-1 4/81-1 VC .9h-2 ,96-2 DT / Bh-2 .9h-3 ,91-3 11 - K ライト 制御部 制御部 ポインタエリア 2 ь -ムエンドフラグ 空きパッファ 2c コネクション情報 管理部 2 d データエリア gh 転送パッファ 【図7】 管理部 管理部 【図4】 管理部 80-1 90-2 91-3 伝送バッファ管理部 /7b ~9u-3 先頭ポインタ 制御部 後風ポインタ 9h \ 先頭ポインタ 組文中


【図3】




- 70 空きパッファ列 7a 空きパッファ列先頃ポインタ 7b 空きパッファ列後尾ポインタ

- 7 b 空きパッファ列後尾ポインタ 8 c 転送パッファ列 8 k 転送パッファ列と関ポインタ 8 b 転送パッファ列後尾ポインタ 9 0 和立中パッファ列先頭ポインタ 9 b 和立中パッファ列先頭ポインタ 9 b 和立中パッファ列後尾ポインタ なお、90、9 a、9 bに対する派字は コネクション#1、#2、#3に対応している。


【図13】




【図9】




【図18】




【図15】




【図24】




【図5】




【図23】



【図29】




【図6】




【図30】


【図32】




【図8】



【図10】



【図33】



4-1 #2コネクション情報

4-2 #2データ(1st パッファ)

4-3a,4-3b #2データ(2nd バッファ)


4-4 #2データ(3rd ハッファ.フレームエンド)

4-5 #1コネクション情報


4.6 #1データ(lst バッファ)

4-7 #1データ(2nd バッファ,フレームエンド)

【図11】




【図12】




【図14】


<u>リクエスト受け回路の動作実施例</u> コネクション数:3、優先順立:#1>#2>#3



【図16】




【図17】




【図20】

リクエスト受付回路の動作実施例


<u>コネクション数:3、出力ポート数:2、優先順位:ポー</u>ト1>ポート2



【図21】




【図22】




【図25】

リクエスト受付回路の動作実施例




【図26】




【図27】






【図28】

(低優先側)




【図31】

リクエスト受付回路の動作実施例



【図34】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.